칩을 더 작게 만드는 것이 수년 동안 반도체 대화를 지배해 왔지만 TSMC의 다음 큰 도약은 대신 해당 칩을 패키징하는 방식에서 비롯될 수 있습니다. 분석가 Ming-Chi Kuo에 따르면, 회사는 미래의 AI 프로세서에 더 나은 성능을 제공하면서 제조 비용을 낮추는 새로운 CoPoS 기술을 개발하고 있습니다.
TSMC의 CoPoS 패키징은 미래의 AI 칩을 더 저렴하고 빠르게 만들 수 있습니다.
Ming-Chi Kuo는 최근 X에 대한 게시물에서 TSMC가 기존 웨이퍼 기반 제조를 패널 수준 처리로 대체하는 고급 패키징 아키텍처인 CoPoS를 개발하고 있다고 밝혔습니다. 직사각형 패널로의 전환은 재료 활용도를 높이고 훨씬 더 큰 패키지 크기를 지원하므로 점점 더 복잡해지는 AI 가속기에 특히 매력적입니다. 게다가 보고서에 따르면 이 기술은 2028년경에 대량 생산에 들어갈 수 있다고 합니다.
Kuo는 또한 일부 초기 해석과 달리 유리는 완성된 패키지 자체의 일부가 되기보다는 제조 과정에서 임시 캐리어로만 사용된다는 점을 분명히 했습니다. 최종 기판은 기존 방식을 유지하는 반면, 새로운 공정은 성능 저하 없이 폐기물을 줄이고 생산 효율성을 높이는 것을 목표로 합니다.
이 기술은 TSMC의 기존 CoWoS 패키징을 완전히 대체하기보다는 보완할 것으로 예상됩니다. 또한 컴퓨팅 칩렛과 고대역폭 메모리로 포장된 더욱 큰 AI 패키지에 대한 업계의 수요가 증가함에 따라 NVIDIA의 미래 Feynman AI 칩이 잠재적인 얼리 어답터로 떠오르는 보고서도 있습니다.
가장 큰 혁신은 칩 내부에 있지 않을 수도 있음이 밝혀졌습니다.
재미있는 점은 트랜지스터 축소가 더 이상 성능 향상을 위한 유일한 방법이 아니라는 것입니다. AI 모델이 더 많은 메모리, 더 많은 컴퓨팅, 더 많은 대역폭을 요구함에 따라 고급 패키징은 조용히 반도체 업계의 가장 뜨거운 전쟁터 중 하나가 되었으며 기업에서는 모든 것을 하나로 묶는 더 스마트한 방법을 찾고 있습니다.
CoPoS가 약속을 이행한다면 생산 비용을 줄이는 동시에 더 크고 더 많은 기능을 갖춘 AI 프로세서를 구현하는 데 도움이 될 수 있습니다. 새로운 2nm 프로세스 노드만큼 화려하게 들리지는 않을 수도 있지만, 오늘날의 AI 경쟁에서는 칩을 패키징하는 방법이 칩을 제조하는 방법만큼 빠르게 중요해지고 있습니다.
관련 정보는 아래 링크에서 확인하세요